高速双口RAM IDT7026的原理和应用 IDT7026是美国IDT公司开发研制的高速16k×16bit的双口静态RAM。它可允许两个端口同时进行高速读写数据,内含主/从控制脚,并具有标识器功能。文中介绍了IDT7026的内部组成、功能及原理,并给出具体的应用电路框图。
3.1 双端口数据存取工作原理
IDT7026的核心部分是用于数据存储的存储器阵列,可为左右两个端口所共用。这样,位于两个端口的左右处理单元就可共享一个存储器。当两个端口对双口RAM存取时,存在以下4种情况:
(1)两个端口不同时对同一地址单元存取数据;
(2)两个端口同时对同一地址单元读出数据;
(3)两个端口同时对一地址单元写入数据;
(4)两个端口同时同一地址单元,一个写入数据,另一个读出数据。
在第一、第二种情况时,两个端口的存取不会出现错误,第三种情况会出现写入错误,第四种情况会出现读出错误。为避免第三、四种错误情况的出现,IDT7026芯片设计有硬件“BUSY”功能输出,其工作原理如下:当左右端口不对同一地址单元存取时,BUSY R=H,BUSY L=H,可正常存储。当左右端口对同一地址单元存储时,有一个端口的BUSY=L,禁止数据的存取。此时,两个端口中,哪个存取诸求信号出现在前,则其对应的BUSY=H,允许存取;哪个存取请求信号出现在后,则其对应的BUSY求信号出现在后,则其对应的BUSY=L,禁止其写入数据。需要注意的是,两端口间的存取请求信号出现时间要相差在5ns以上,否则仲裁逻辑无法判定哪一个端口的存取请求信号在前;在无法判定哪个端口先出现存取请求信号时,控制线BUSY L和BUSY R只有一个为低电平,不会同时为低电平。这样,就能保证一个对应于BUSY=H的端口能进行正常存取,对庆于BUSY=L的端口不存取,从而避免双端口存取出现错误。
利用IDT7026的“BUSY”忙信号标志端可以实现多片IDT7026的级联,以扩展存储器位数和容量。具体级联电路如图3所示。当M/S端为高电平时,该片IDT7026为主存储器,其BUSY端为输出。当该片IDT7026为主存储器,其BUSY端为输出。当M/S端为低电平时,该片IDT7026为从存储器,其BUSY端为输入。
3.2 标识器的工作原理
利用双口RAM的“BUSY”信号线,虽然可以保证左右两个端口能可靠地完成数据的传送,但当两个端口对同一地址单元同时存取数据时,其中一个端噪口处于等待状态。对于高速接口电路来说,插入等待状态会降低其数据通过率,这在某些情况下是不能接受的。IDT7026提供有标识器电路,可把一个端口使用双口RAM的状态传送到另一个端口。通过标识器电路传送数据,可实现数据的高速无等待状态的传送。IDT7026标识器电路实际上是8个锁存器,且与双口RAM相独立,用作两个端口间的标志传送,以表明共享的双口RAM是否在使用。在标识器工作模式,控制脚SEM用作8个标志锁存器的“片选”信号,地址线A2~A0用于8个标志锁存器的寻址,数据线D0用作标志锁存器状态的写入和读出,其工作状态见表2。
|