|
|
 |
|
EDA在半导体设计中倍感压力
这次峰会上，特别将EDA作为一个重要的主题予以重点讨论。主流的EDA方案提供商几乎都没缺席，包括Cadence、Mentor Graphics、Agilent、Cynplicity等。PCB解决方案领先提供商Mentor Graphics在本次峰会上宣布了与安捷伦科技的合作，通过合作，成功地解决了前者在射频和模拟混合电路方面长期存在的不足。如今，消费电子中体积的要求使得电路的分界日益模糊，射频、模拟和数字电路交叉存在，这正像Mentor公司的副总裁，Henry Potts所讲：“系统设计已经演进到这样的状况，即在同一PCB上，存在着数字、模拟和射频，而这在无线设备、手持设备乃至通信领域已是普遍现象”。从而使传统PCB仿真工具日感吃力。而具备射频和模拟仿真能力的工具，比如Agilent的ADS，又无法与传统的EDA工具平滑衔接，这给越来越短研发周期带来的压力日增。正是在这种背景下，两家公司各取所需，共同开发针对提高PCB板上的射频设计效率的解决方案。具体的做法是：“先根据来自安捷伦ADS仿真平台的RF布线信息，然后写成用户代码，将这些信息移入Mentor的EDA工具中”，Agilent的产品行销经理How-Siang Yap介绍说，“这种合作并不影响安捷伦仿真软件的自行销售”。据了解，两家的合作开发将会在今年底完成。
另一家EDA巨头Cadence则致力于对先进工艺节点的支持。随着工艺的不断升级，暴露出来的物理和电气缺陷越来越多。如在65nm以下节点上，泄漏渐大，良率渐低。特别是对于模拟混合设计，物理寄生参数的影响很容易使整个设计彻底失败，另外还要考虑各种IP的验证，从而使设计风险大大增加，给验证带来巨大的挑战，通常经过签核的设计到工厂后却无法进行正常的生产。围绕这这些问题，Cadence致力于打破设计验证和制造验证之间的隔离，将设计签核变成“可制造性签核”。根据该公司的DFM行销经理Nitin Deo的介绍，其具体的做法是，针对先进的工艺节点，开发了针对性更强的设计验证流程，除了对客户设计和IP设计、先进的数字设计、低功耗设计以及混合信号流设计的验证外，主要还加入了功能丰富的可制造性和可测性验证，包括基于栅格和空间的物理和电气可制造性分析。可制造性分析中主要是增加了针对变异和制造的感知度，包括制版物理和电气分析；给予高级规则和模型的可实现性验证，包括考虑了空间耦合的布线优化，考虑了发热点自动校正的良率优化器等。“我们不仅具有丰富的客户资源，包括国际一流的大公司，如Intel，Freescale，Samsung，Fujitsu等，真正的意义在于我们能感知客户的真正所需。他们需要的不仅仅是仿真工具，而是基于工具平台的各种附加服务”，Nitin Deo说。
会上注意到EDA工具有细化的趋势，Synplicity就是其中一例。该公司在会上发布了其最新的FPGA综合工具平台-Syplify Pro，该平台支持Xilinx公司的最新FPGA器件-Virtex-5 FXT。该公司借鉴IP概念，“将其工具平台嵌入到Xilinx公司的嵌入式开发工具套件(EDK)中，为FPGA设计开发提供最高的设计效率并实现最好的性能，包括实现更高的芯片密度”，该公司ASIC验证资深经理Juergen Jaeger介绍说。
然而，也有越来越多的人们认为，先进节点的半导体设计仅靠EDA越来越不够，于是出现了许多专业的半导体验证服务提供商，如eSilicon、Silistix、Tela Innovations等。eSilicon是全美500家增长最快的公司之一。该公司2007年成功实现了20多个(大部分是65nm及以下工艺)设计，而实际上在半导体领域中几乎很少有超过10个设计的公司。该公司的总裁兼CEO Jack Harding认为，如今设计公司仅靠EDA和传统的设计方法，实现65nm已经很困难，因为在该节点上的门数已经超过千万，要实现45nm设计几乎是不可能的！必须融入实际的半导体制造经验。从上世纪80年代以来，半导体出现了3次上升，分别是由EDA工具、晶圆制造和半导体设计驱动的，他预测下一个驱动的因素就是“价值链创造”，这正是该公司努力从事的事情！“我们将为每个设计创建最优的价值链-包括高灵活性，低成本和低风险”，Jack Harding表示。该公司还在芯片中嵌入安华高的高速SerDes，支持10G以太网和10G光纤通道，以及5G PCIe，从而使客户可以与公司的设计生产经验进行交互，动态追踪工序进展，保证成功流片的可预测性。
Silistix公司的CEO David Fritz引用EETimes的数据，即目前比例高达89%的项目都不能按时交货，平均延迟高达40%以上，其原因就是按照传统的设计方法显得越来越困难了。该公司侧重其专用的内部互联设计工具，利用其2.0版本，可以实现30%的功耗节省，芯片性能可以提高50%，设计周期加快40%。而Tela Innovations则着重于泄漏的降低上面。“通过采用针对45nm以下工艺的预定义物理拓扑结构，减少栅格上的一维线条，尽量使用过孔，从而使泄漏降低2.5倍左右”，该公司的创始人兼CEO Scott Becker介绍说。
互联接口的重要性凸现重要
在所有的设备中，为了降低处理负荷，提高传输效率，高速互联都是重要一环。今后几年，数字家庭娱乐体验无疑将是一个发展热点。会上，Pulse-Link公司实物演示了支持HD的无线互联技术-CWave UWB芯片集。该芯片集可直接支持无线HDMI，尽管并非最新发布，但其速率及覆盖距离都有进一步提高，故仍使其成为峰会的一个热点。不过，从实用来看，不足15米的距离，再考虑到墙体的影响，仍会对应用有所限制。而另一家致力于超宽带技术研发的公司-artimi，则主要通过提供低成本的UWB Wimedia MAC芯片，嵌入到各种I/O接口中，来简化系统间的高速互联。
专门开发各种总线接口技术的TUNDRA公司，在RapidIO接口领域占据了无可争议的首位。“RapidIO目前是处理器或SoC之间的最高效率通信接口，在通信以及对处理负荷要求很高的领域得到了很好的应用”，TUNDRA公司的副总裁Tracy Richardson自信地说，他还介绍了RadidIO的未来发展路线图――在今年下半年将推出新一代的纯串行RapidIO交换，而明年将为市场推出串行RapidIO IP。从各方面看来，这种基于处理器架构的接口具有充足的应用市场。另外，该公司在PCI/X/e的研发方面也处于领先地位。“TUNDRA最新推出的Tsi380系列PCIe桥是目前市场上最先进的桥接产品，兼容最新的PCIe 1.1规范，具有性能高，延迟小，功耗低，互操作性好等特点”，Tracy介绍说。
另一家专业大规模提供PCI互联的公司――PLX，也于4月14日发布了瞄准第二代用于控制平面互联应用的PCI开关和桥接芯片-PEX 8618/8614/8608系列。“这三款芯片的通道数分别为16，12和8通道。全部满足第二代的规范要求，功率低至1.1W，延迟小于140ns，对8600系列形成有效的补充”，该公司市场营销和发展部副总裁David K. Raun介绍说，“PLX的PCI产品在全球市场占有率高达60%，我们将加速基于多主机/根交换的第三代PCIe的开发”。
无线和模拟新产品不断涌现
峰会上，别具特点的新产品也不断涌现。Microvision的PicoP投影显示技术就是其中一例。该技术采用了在中心处有一个在水平和竖直两个方向上振荡的微小反射镜的双轴。MEMS扫描仪，该技术中不会出现像素不规则现象，无需投影透镜，具有大倍数的焦深，始终处于聚焦状态。可以很方便地随时随地共享视频和其他多媒体内容。目前演示版中采用的是一个模块，体积上还略为有些大。下一步将降低体积，将其嵌入到手机中，初级产品将在今年底推出。从目前的情况来看，该产品在分辨率和功耗方面确比竞争对手高出不少，但笔者看来要实现手机中的嵌入式应用，还有较长的路要走。
目前，各种设备中用的时钟源都是晶振。晶振的缺点是体积大，成本高，在BOM表中始终是一个关键器件。会上，Mobius公司发布了公司的最新技术――CHO(CMOS谐波振荡器)，这种数字振荡器吸引了不少人的注意。该技术的关键有点在于可以替代PLL IC和晶振，实现超薄设计，成本降低很多。CMOS的温度稳定性固然会低于石英晶体。但Mobius利用补偿的方法弥补了这一不足。其方法是根据CMOS的温度特性，在芯片中内置传感器作为控制源，利用LUT中的控制变量，对温度特性进行校正，从而实现高稳定度。“CHO技术克服了石英晶体在体积，频率和成本方面的约束，从而打破了电子设备设计的瓶颈”，Mobius公司的产品营销经理Tunc Cenger介绍说。从应用中看，这种同基半导体振荡器，确为应用带来很多的好处，但从根本上还是有所不足的，因为即使不考虑不同批次的温度特性之不同，由于控制变量是离散的，很难实现连续的稳定特性，另外，控制变量的跃迁所引起的抖动是否会限制一些高性能应用也有待验证。
|
|
| 意见反馈 | 网站导航 | 帮助 | 关于我们 | 隐私政策 | 联系我们 | 使用条款 | 安全承诺